1樓：冷劍江湖
首先列出真值表，三人或四人的一般常見，第二根據真值表寫函式表示式，再選擇三個或四個變數接邏輯開關，用與非門進行連線，當然要知道像74ls00這樣的器件連線，最好是畫草圖一個，這屬於小規模組合邏輯電路設計，也很實用
2樓：電子龐勳
簡單成撒列 你一天都幹什麼去了 自己去看書
3樓：坐擁百城
組合邏輯電路的設計方法
一、邏輯抽象
分析因果關係，確定輸入/輸出變數
定義邏輯狀態的含意（賦值）
列出真值表
二、寫出函式式
三、選定器件型別
四、根據所選器件：對邏輯式化簡（用門）
五、畫出邏輯電路圖
六、工藝設計
例1：設計三人表決電路（a、b、c）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。
1.首先指明邏輯符號取「0」、「1」的含義。三個按鍵a、b、c按下時為「1」，不按時為「0」。輸出量為 f，多數贊成時是「1」，否則是「0」。
2.根據題意列出邏輯狀態表。
3.畫出卡諾圖
4. 根據邏輯表示式畫出邏輯圖。
設計一個組合邏輯電路需要哪四個步驟
4樓：匿名使用者
組合bai邏輯電路的設計與du
分析過程相反，其步驟zhi大致如下：dao（內1）根據對電路邏輯容功能的要求，列出真值表；
（2）由真值表寫出邏輯表示式；
（3）簡化和變換邏輯表示式，從而畫出邏輯圖。
組合邏輯電路的設計，通常以電路簡單，所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函式，就是為了獲得最簡的形式，以便能用最少的閘電路來組成邏輯電路。但是，由於在設計中普遍採用中、小規模積體電路（一片包括數個門至數十個門）產品，因此應根據具體情況，儘可能減少所用的器件數目和種類，這樣可以使組裝好的電路結構緊湊，達到工作可靠而且經濟的目的。
組合邏輯電路的1般分析步驟和設計步驟？
5樓：匿名使用者
分析步bai驟：
1.根據給定的邏輯圖，從輸入du到輸zhi出逐級寫出邏輯函dao數式；
2.用公式法或卡諾圖發化專簡邏輯函式；屬
3由已化簡的輸出函式表示式列出真值表；
4從邏輯表示式或從真值表概括出組合電路的邏輯功能。
設計步驟：
1仔細分析設計要求，確定輸入、輸出變數。
2對輸入和輸出變數賦予0、1值，並根據輸入輸出之間的因果關係，列出輸入輸出對應關係表，即真值表。
3根據真值表填卡諾圖，寫輸出邏輯函式表示式的適當形式。
4畫出邏輯電路圖。
6樓：陌路丶天涯人
4.6.7組合邏輯電路的設計
試說明組合邏輯電路的設計方法
7樓：匿名使用者
1、根copy據所需要的控制邏輯列出真值表；
2、根據
真值表列出邏輯表示式（布林代數式）；
3、簡化邏輯表示式；
4、根據簡化後的邏輯表示式畫出邏輯電路圖；
5、選擇適合的組合邏輯電路ic及外圍元器件（如果有），並對電路作適當調整（如空閒端的處理等）。
怎樣設計組合邏輯電路
8樓：蔣夜春夷嶽
組合邏輯電路的設計與分析過程相反，其步驟大致如下：
（1）根據對電路邏輯功能的要求，列出真值表；
（2）由真值表寫出邏輯表示式；
（3）簡化和變換邏輯表示式，從而畫出邏輯圖。
組合邏輯電路的設計，通常以電路簡單，所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函式，就是為了獲得最簡的形式，以便能用最少的閘電路來組成邏輯電路。但是，由於在設計中普遍採用中、小規模積體電路（一片包括數個門至數十個門）產品，因此應根據具體情況，儘可能減少所用的器件數目和種類，這樣可以使組裝好的電路結構緊湊，達到工作可靠而且經濟的目的。
組合邏輯電路的設計步驟為:① ② ③化簡和變換邏輯表示式,從而畫出邏輯圖。
9樓：du知道君
真值表是復
輸入、輸出的制全部組合，是最完備的邏輯資料，利用卡諾圖的分析方法，可以方便地寫出邏輯表示式，從而設計出邏輯電路。整個過程不是一兩句話可以說清楚的，你只能認真看書學習，通過分析例題，多做練習，提高解決問題的能力，沒有其他捷徑可走。
數位電子電路組合邏輯電路的設計 20
10樓：無畏無知者
f = ab + ac + bc=（（ab）' *（ac）' *（bc）' ）' ；如此可用與非門實現了；
實現了邏輯關係的電路表達，後面的問題就容易了；
組合邏輯電路設計（使用Verilog HDL設計） 分別採用行為描述和結構描述設計一位全加器
行為描述 moudle a,b,ci,sum,c input a,b,ci output sum,c assign a b ci endmodle 結構描述 moudle a,b,ci,sum,c0 input a,b,ci output sum,co wire x,y,z xor 10 u1 x,...
使用中,小規模整合閘電路設計組合邏輯電路的一般方法是什麼
先確定輸入輸出，再列他們之間關係的真值表，然後根據真值表寫出邏輯函式表示式，最後根據函式表示式畫出電路圖。設計一個組合邏輯電路需要哪四個步驟 組合bai邏輯電路的設計與du 分析過程相反，其步驟zhi大致如下 dao 內1 根據對電路邏輯容功能的要求，列出真值表 2 由真值表寫出邏輯表示式 3 簡化...
組合邏輯電路和時序邏輯電路的區別
組合邏輯沒有記憶功能，它只能對當前的輸入訊號進行計算，得到的輸出與以前無關 時序邏輯有記憶能力，它的輸出與當前的輸入有關，還與以前的輸出有關。組合邏輯電路的輸出只取決於當前的輸入值 而時序邏輯電路的輸出，不僅取決於當前的輸入值，還與當前電路所處的狀態有關。因此，一般說來，時序邏輯電路中一定包含有記憶...