分析組合邏輯電路,並畫出其簡化的邏輯電路圖

1樓:

組合來邏輯電路的設計與源分析過

程相反,其步bai驟大致如下:du

(1)根據對zhi電路邏輯功能的要求dao,列出真值表;

(2)由真值表寫出邏輯表示式;

(3)簡化和變換邏輯表示式,從而畫出邏輯圖。

組合邏輯電路的設計,通常以電路簡單,所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函式,就是為了獲得最簡的形式,以便能用最少的閘電路來組成邏輯電路。但是,由於在設計中普遍採用中、小規模積體電路(一片包括數個門至數十個門)產品,因此應根據具體情況,儘可能減少所用的器件數目和種類,這樣可以使組裝好的電路結構緊湊,達到工作可靠而且經濟的目的。

某一組合邏輯電路,如圖所示,試分析其邏輯功能,!麻煩用步驟(1寫表示式2化簡3列真值表4分析功能

2樓:慕菀雪宸

將真值表中函式值等於1的變數組合選出來;對於每一個組合,凡取值為1的變數寫成原變數,取值為0的變數寫成反變數,各變數相乘後得到一個乘積項;最後,把各個組合對應的乘積項相加,就得到了相應的邏輯表示式。

例1120

試根據表z1112,寫出相應的邏輯表示式。

從表中看到,當a=0、b=1時,y=1;當a=1、b=0時y=1。因此可寫出相應的邏輯表示式為:

y=b+a

真值表還可用來證明一些定理。

例1121

試用真值表證明摩根定理=+

證:設上式左邊

=y1,右邊=y2,分別列出相應的真值表如表z1113所示:

比較y1和y2,證得=+。

例1122

試用真值表證明a+ab=a。

證:令a+ab=y1,a=y2,列出真值表如z1114所示。

比較y1和y2,證得a+ab=a。

3樓:

y = ' 因為在電腦上打不出「非」的符號,只能以(』)表示= ' 注:(ab)' = a'+b', (a')' = a

= ' 注:ab + a' = b + a'

= (bc+a')' + (ac+b')' + (ab+c')'

= (bc)'a + (ac)'b + (ab)'c 注:(a+b)' = a'b'

= (b'+c')a + (a'+c')b + (a'+b')c= ab' + ac' + a'b + bc' + a'c+b'c= (ab'+a'b) +(ac'+a'c) +(bc'+b'c)= (a⊕b) +(a⊕c)+(b⊕c)

4樓:黑豹

y = ( ( a (abc)' )' * (b (abc)' )' * (c (abc)' )' )'

= a (abc)' + b (abc)' + c (abc)'

= (a + b + c) (abc)'

= (a + b + c) (a' + b' + c' )= 0 + ab' + ac' + a'b + 0 + bc' + a'c + b'c + 0

= a⊕b + a⊕c + b⊕c

電路功能:a、b、c 至少一個為 0 、一個為 1 。

組合邏輯電路的1般分析步驟和設計步驟?

5樓:匿名使用者

分析步bai驟:

1.根據給定的邏輯圖,從輸入du到輸zhi出逐級寫出邏輯函dao數式;

2.用公式法或卡諾圖發化專簡邏輯函式;屬

3由已化簡的輸出函式表示式列出真值表;

4從邏輯表示式或從真值表概括出組合電路的邏輯功能。

設計步驟:

1仔細分析設計要求,確定輸入、輸出變數。

2對輸入和輸出變數賦予0、1值,並根據輸入輸出之間的因果關係,列出輸入輸出對應關係表,即真值表。

3根據真值表填卡諾圖,寫輸出邏輯函式表示式的適當形式。

4畫出邏輯電路圖。

6樓:陌路丶天涯人

4.6.7組合邏輯電路的設計

組合邏輯電路如圖所示,寫出其邏輯表示式,化簡,列出真值表並分析邏輯功能。

7樓:love奮鬥無悔

y=((ab)'(a'b')')'=ab+a'b'

a b y

0 0 1

0 1 0

1 0 0

1 1 1

邏輯功能為ab的同或運算

8樓:荒原野狼

y=(ab)(a'b')'=ab

a b y

0 0 0

0 1 0

1 0 0

1 1 1

邏輯功能就是實現ab相與

分析組合邏輯電路,並畫出其簡化的邏輯電路圖

組合邏輯電路和時序邏輯電路的區別

時序邏輯電路和組合邏輯電路的區別是什麼

分析圖中邏輯電路，並寫出邏輯表示式，列出真值表，化簡後畫出新的邏輯圖

相關推薦