1樓：曹廣連
如果是與非門，或非門輸入端a/b都並聯使用可以輸出並聯工作，因為輸入、輸出狀態相同可以增大負載能力，否則輸入邏輯不同輸出端高低電平不同要導致輸出短路，是不允許的。
為什麼與非門或非門的輸出端不能並聯使用
2樓：小溪
一般多個與非門或非門的輸出端不能並聯使用，因為一旦輸出有高、有低，輸出「1」的輸出電流就會"灌入"輸出「0」埠，造成出「1」的「短路」，出「0」的「灌電流過大」。
oc門（集電極開路閘電路）電路只要偏置適當的上拉電阻，輸出端可以並聯使用，這叫「線與」。
請教幾個數位電路實驗的問題
3樓：匿名使用者
1樓的回答大部分是正確的，只有2點錯誤。
其一：異或門作為非門用，不用的輸入端接1。因為異或邏輯關係是：相同為0，不同為1。
其二：ttl門的輸入端在懸空時相當於接1電平，你仔細分析一下與非門的典型電路就能得出上述結論。
如果採納為最佳答案的話，希望一樓的能修改一下，以免誤導別人。別的回答都很好。
4樓：匿名使用者
1.與非門不用的埠接1，或非門不用的埠接0，異或門作為非門用，不用的輸入端也接0。
2.ttl門的輸入端在懸空時理論上為0電平，因為ttl門內部是靠電晶體工作的，輸入埠需要吸入一定的電流才能發生動作，而懸空則沒有電流流入，因此輸入邏輯即為0，但嚴格的做法是不用的輸入引腳應該接上一個確定的電平，為了防止串入的干擾造成錯誤邏輯動作。
3.除了0c門，其它的閘電路輸出端並接，都會發生「搶線」的情況，oc門是集電極開路輸出結構，沒有上拉能力，靠外部接上拉電阻實現邏輯1，所以不會搶線，只會線與，兩個門輸出端相併聯，只要一個門輸出端為0，則並聯輸出線即為0；而普通門是強推輓輸出結構，如果兩個門的輸出狀態不同，一個是1一個是0，就會造成電源短路，或燒燬閘電路。
4.cmos門內部是靠場效電晶體工作的，場效電晶體的輸入阻抗很高，幾乎沒有吸入電流，懸空的話，即使一個能量很微小的干擾都會將其觸發，所以不用的輸入埠必須接上確定的電平，邏輯和ttl的一樣，與非門不用的埠接1。
這個是與非門嗎,什麼是與非門，或非門？
這不是與非門，與非門的框內是 而不是1。可能是或非門，漏了 號。或非門的框內是 1。什麼是與非門，或非門？與非門 英語 nand gate 是數字邏輯中實現邏輯與非的邏輯閘,功能見左側真值表。若當輸入 均為高電平 1 則輸出為低電平 0 若輸入中至少有一個為低電平 0 則輸出為高電平 1 與非門是一...
如何處理CMOS或非門多餘輸入端為什麼
對於ttl和非閘電路，只要電路的輸入端有低電平輸入，輸出就高電平，只有當輸入端都是高電平時，輸出才低電平。根據其邏輯功能。當輸入端子外接大功率時，不影響其邏輯功能。根據這一特點，應採取以下四種方法 1 將多餘的輸入端連線到高電平，即通過限流電阻與電源連線。2 根據ttl閘電路的輸入特性，當外部電阻較...
用與非門實現設計邏輯電路,為什麼都用與非門設計組合邏輯電路
給你圖,全是與非門,a b c,分別對應三臺裝置 得耐心等等那見鬼的審查 我給你看看哈,留個腳印 總共有幾臺裝置?無限多?設計實現下列函式的組合電路 1.要求用與非門實現邏輯電路。2.畫出邏輯電路圖。3 列出真值表。化簡復f ab a c bc f值與d變數制無關bai abcl 000 0 001...