1樓：萬能導師
對於ttl和非閘電路，只要電路的輸入端有低電平輸入，輸出就高電平，只有當輸入端都是高電平時，輸出才低電平。根據其邏輯功能。當輸入端子外接大功率時，不影響其邏輯功能。
根據這一特點，應採取以下四種方法：
1．將多餘的輸入端連線到高電平，即通過限流電阻與電源連線。
2．根據ttl閘電路的輸入特性，當外部電阻較大時。輸入電壓高。這允許您掛起相當於外部高層的額外輸入。
3、通過接地電阻大，這也相當於輸入端子外部的高電平
4．當ttl閘電路工作速度不高時，訊號源具有較強的驅動能力，額外的輸入端子可與正在使用的輸入端子並聯使用。
擴充套件資料：
扇入係數ni：閘電路允許輸入的個數，稱為閘電路的扇入係數。
一般ni≤5且不大於8。在實際應用中，如果要求柵極電路的輸入端子數超過其風機輸入係數，可以使用擴充套件器或擴充套件器來增加輸入端子數，或者採用分層實現的方法。
典型柵電路的扇入係數為nor為4，nand為6。在實際應用中，如果要求閘電路的輸入端子數較小，且要求其風機輸入係數較小，則可根據閘電路的邏輯功能，將額外的輸入端子連線到高電平或低電平。
柵極電路輸入端子的增加會增加mos管串聯的總等效電阻，使輸出電壓偏離電源電壓或地平面。
2樓：利婭
1、與門和與非門電
路：由於與閘電路的邏輯功能是輸入訊號只要有低電平，輸出訊號就為低電平，只有全部為高電平時，輸出端才為高電平。而與非閘電路的邏輯功能是輸入訊號只要有低電平，輸出訊號就是高電平，只有當輸入訊號全部為高電平時，輸出訊號才是低電平。
所以某輸入端輸入電平為高電平時，對電路的邏輯功能並無影響，即其它使用的輸入端與輸出端之間仍具有與或者與非邏輯功能。這樣對於cmos與門、與非閘電路的多餘輸入端就應採用高電平，即可通過限流電阻（500ω）接電源。
2、或門、或非閘電路：或閘電路的邏輯功能是輸入訊號只要有高電平輸出訊號就為高電平，只有輸入訊號全部為低電平時，輸出訊號才為低電平。而或非閘電路的邏輯功能是輸入訊號只要有高電平，輸出訊號就是低電平，只有當輸入訊號全部是低電平時輸出訊號才是高電平。
這樣當或門或者或非閘電路某輸入端的輸入訊號為低電平時並不影響閘電路的邏輯功能。所以或門和或非閘電路多餘輸入端的處理方法應是將多餘輸入端接低電平，即通過限流電阻（500ω）接地。
因為cmos 閘電路一般是由mos管構成，由於mos管的柵極和其它各極間有絕緣層相隔，在直流狀態下，柵極無電流，所以靜態時柵極不取電流，輸入電平與外接電阻無關。由於mos管在電路中是一壓控元件，基於這一特點，輸入端訊號易受外界干擾，所以在使用cmos閘電路時輸入端特別注意不能懸空。
3樓：匿名使用者
接低電平，這樣不影響其它輸入，不接也不行，其電容可以累積一定的電荷使其變成高電平。
對於cmos或非門，多餘的輸入端應如何處理( ) a.懸空 b.接地 c.接電源 d.接10k電阻到電源
4樓：匿名使用者
選b，接地。
cmos輸入端不允許懸空，對或非門來說，是先或後非，在也就是先是或門，或門的空置輸入端必需接地，如果接高，或後始終為1，再非後一直是0了。
5樓：匿名使用者
b和d，根據電路邏輯要求。
***s閘電路的多餘輸入端一般如何處理
6樓：陳堅道
對於多餘的輸入端頭要根據電路的功能分別處置。
與門和與非門：多餘端應接高電平。
或門和或非門：多餘端應接低電平。
如果電路的工作速度不高，功耗也不需要特別考慮的，也可將多餘端與使用端並接。
7樓：匿名使用者
與門和與非門：多餘端應接高電平。
或門和或非門：多餘端應接低電平。
ttl閘電路與cmos閘電路各有什麼特點,它們多餘的輸入端該如何處理
8樓：匿名使用者
呵呵，特點得bai細究du很多東西，就是相關zhi器件效能問題。
daottl門是由晶體三極體和一
回些電阻組成，答而cmos門是mos門的一種，由p型和n型溝道兩種絕緣柵場效電晶體（有些有電阻）組成。所以，ttl門輸出內阻較低(一般只有幾歐到幾十歐），電壓擺幅較小，靜態功耗相對較大(1~22mw），抗干擾能力較弱；cmos門輸出內阻很大，電壓擺幅較大(3~20v)，靜態功耗很小抗干擾能力較強。等等。
它們多餘的輸入端處理大致相同，或門、或非門及與或非門可接低電平或，具體措施是通過小於500歐（cmos接任意大小的電阻）的電阻接地或直接接地。與門和與非門接高電平，具體措施是通過電阻（約幾千歐）接ucc或udd,ttl 門還可以通過大於2千歐的電阻接地。大致就這樣，在有需要和允許的情況下還可以和有用端並聯連線。
在數位電路中ttl與非門的多餘的輸入端應如何處理？有幾種方法？ 20
9樓：湯瑞愛
ttl與非門在使用時如果有多餘端子不用一般不應懸空，有以下處理方式：
1.將其經1~3千歐電阻接正電源正端
2.接高電平vh
3.與其他訊號輸入端並接使用
ps:或非及或閘電路的多餘輸入端子應接低電平。與門其輸入端子必須接低電平
10樓：新醬
ttl與非閘電路多餘
輸入端的處理有四種方法 ：
1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端並聯使用。
非門：非門（英文notgate），又稱反相器，是邏輯電路的基本單元，非門有一個輸入和一個輸出端。非門是基本的邏輯閘，因此在ttl和cmos積體電路中都是可以使用的。
別稱 ：
反相器適用領域範圍：
邏輯 外文名：
not gate
應用學科：
物理實質：
邏輯電路的基本單元
11樓：奮鬥小朱
對於ttl電路，與非門多餘的不接，相當於高電平，故對於與非門多餘的可以接高電平或懸空；
對於cmos電路，多餘的門不接，狀態不確定，故只能接高電平！
12樓：匿名使用者
第一、接高電平；第
二、懸空。
13樓：風雷小草
接高電平，如果是或非門，則應接低電平。
對cmos與非閘電路，其多餘輸入端正確的處理方法是（ ）。
14樓：微微三千
d. 因為根據與非門的真值表，只要有一個輸入端為低電平，輸出即為低電平，從而直接影響輸出結果。而接高電平不會，其輸出結果至於敏感的輸入有關。
15樓：
d若接地或懸空會使輸出始終為1。
ttl或非門多餘輸入端的處理是正確的是ttl或非門多餘輸入端的處理是正確的是
16樓：東京沒***
對於ttl與非門，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響，根據這一特點應採用以下四種方法：
1、將多餘輸入端接高電平，即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空此時輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平4、當ttl閘電路的工作速度不高，訊號源驅動能力較強多餘輸入端也可與使用的輸入端並聯使用。
17樓：無畏無知者
ttl邏輯電路里，輸入端管腳懸空相當於接高電平；
閘電路對於多餘輸入端可以與同一個門的其他輸入訊號端並接在一起；
而對於或門，多餘輸入端必須接低電平，如直接接地以及通過一個電阻接地；
而對於與門，多餘輸入端必須接高電平，如直接接電源端以及通過一個電阻接電源端；
18樓：匿名使用者
正確答案是c，阻值小點更好。
19樓：匿名使用者
應該是c 不過直接接地也可以
TTL和CMOS與非門和閒置端應如何處理？有何不同
ttl和cmos與非門閒置輸入端，ttl與非門的閒置輸入端可以懸空，懸空時相當於接高電平。cmos與非門閒置輸入端應接高電平或地。因cmos輸入懸空時能感應出高電壓會損壞晶片。兩種晶片閒置輸出可懸空。為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理?實際電路中，與非門 與門...
請問鉻酸酐如何處理,請問鉻酸酐如何處理！
國內處理含六價鉻廢水的常用方法有硫酸亞鐵 石灰法 離子交換法 鐵氧體法等。可以溶解於水，然後加入硫酸亞鐵還原成3價離子，再用氫氧化鈣反應生成不溶解的氫氧化物後丟棄。其他方法對於個人不方便。加水，加酸，放鐵釘，顏色不是橙色，完畢 鉻酸酐的不溶物怎麼提煉 1 廢電路板的分解,首先將電路板上的鋁，銅線圈 ...
如何處理魚鉤掛底,魚鉤掛底如何處理？
1 當發生魚鉤掛底時，不要慌張，切忌生拉硬扯。而應放鬆魚線，將杆前後 左右輕輕的搖晃幾下，然生再慢慢上提 2 若提不出來，可放下魚杆，稍等一段時間，讓魚兒吃釣食，移動魚鉤的位置，脫離障礙物。3 仍然提不出來，可掛上失手線將杆扔向前方，使魚鉤變換位置，再輕輕的收回魚杆。4 如果障礙物是樹枝 樹杈，離岸...