1樓：匿名使用者
ttl電路對於閒著的輸入端得處理原則是：1：對於與非門可以直接接電源vcc或是接個1--10k電阻接電源。
2：若前級驅動允許可將閒置的輸入端懸空（相當於1）。3：
在外界干擾很小時，與非門的閒置端可以懸空（相當於1）。3：或非門不用的應接地，與或門中不適用的與門至少有一個輸入端接地。
***s端不允許懸空。
2樓：鄭浪啪
1、結構不同。
ttl閘電路是由電晶體構成的邏輯電路，cmos閘電路以mos管作為開關器件的閘電路是cmos閘電路，其中為p-mos管和n-mos管構成互補的結構形式。
2、電壓電流不同。
由於器件的電壓不同，ttl電路和cmos電路定義的高低電平電壓以及電流不一樣.。所謂的需要加ttl訊號就是可以以ttl標準的高或低電平訊號來觸發它，而所謂的ttl訊號是一個電平標準。
ttl閘電路和cmos閘電路的輸入特性有何區別？
3樓：匿名使用者
ttl電路輸入阻抗較低。
***s電路輸入阻抗很高。
4樓：永昌奇
ttl電路速度較快，cmos相對較慢，ttl電路功耗比cmos電路大。
ttl電路基本單元是電晶體，cmos電路基本單元是mos場效電晶體。
閘電路多餘輸入端接地和接0，懸空和接1各有什麼區別？
5樓：南瓜蘋果
多餘輸入端接地和接0是一個意思，都是接的低電位；懸空和接1也是一個意思，都是高電位。
但是cmos電路的輸入端是不允許懸空的，因為懸空會使電位不定，破壞正常的邏輯關係。另外，懸空時輸入阻抗高，易受外界噪聲干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。
所以「與」門，「與非」門的多餘輸入端要接高電平，「或」門和「或非」門的多餘輸入端要接低電平。若電路的工作速度不高，功耗也不需特別考慮時，則可以將多餘輸入端與使用端並聯。
擴充套件資料
閘電路應用注意事項：
對於或門及或非門的多餘輸入端，可以使其輸入低電平。具體措施是通過小於500ω的電阻接地或直接接地。
在前級門的扇出係數有富餘時，也可以和有用輸入端並聯連線。對於與或非門，若某個與門多餘，則其輸入端應全部輸入低電平（接地或通過小於500ω的電阻接地），或者與另外同一個門的有用端並聯連線（但不可超出前級門的扇出能力）。
若與門的部分輸入端多餘，處理方法和單個與門方法一樣。
6樓：匿名使用者
接地包括模擬訊號地，電源地，數字訊號地，是一個參考電位，不一定為0v；
接0是指數字訊號輸入接地或通過一個小電阻接地，也可以是不超過一個小電位的電壓；
懸空在有些電路中相當於高電位，是因為晶片內部有上拉電阻，所以懸空相當於預設接高電位，但有些電路就會產生不可知問題，所以建議不要懸空引腳。
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
7樓：維維豆奶
因為懸空時可以看作是輸入端接一個無窮大的電阻，當輸入電
阻大於ikω時，輸入電平就變為閾值電壓uth即為高電平，所以相當於邏輯1。數位電路中，把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
8樓：匿名使用者
因為懸空時相當於為高阻抗，電壓不為零，此時故為1；接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0。
ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。
在數字邏輯電路中，低電平表示0，高電平表示1。一般規定低電平為0~0.25v，高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有1.7v左右。
擴充套件資料
數位電路中，把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路，電壓對應的邏輯電平也不同。
在ttl閘電路中，把大於3.5伏的電壓規定為邏輯高電平，用數字1表示；把電壓小於0.3伏的電壓規定為邏輯低電平，用數字0表示。
數字電平從低電平（數字「0」）變為高電平（數字「1」）的那一瞬間（時刻）叫作上升沿；數字電平從高電平（數字「1」）變為低電平（數字「0」）的那一瞬間叫作下降沿。
9樓：匿名使用者
再給你一個圖看一下，你就明白了。
因為ttl門的輸入是從射極輸入，如果懸空，輸入端的那個三極體是截止的，這和輸入高電平(即1)的情況是一樣的，也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖，這是ttl反相器的內部結構，你可以看到輸入端確實是射極輸入的，建議你看一下數電中關於閘電路章節的知識
10樓：匿名使用者
這種很容易理解的，懸空為1、接地為0。懸空時相當於為高阻抗，電壓不為零，此時故為1，接地時相當於沒有阻抗，此端電壓與地電位相同、為零，此時故為0
對CMOS與非閘電路，其多餘輸入端正確的處理方法是
d.因為根據與非門的真值表，只要有一個輸入端為低電平，輸出即為低電平，從而直接影響輸出結果。而接高電平不會，其輸出結果至於敏感的輸入有關。d若接地或懸空會使輸出始終為1。ttl與非閘電路多餘輸入端的處理方法 對於ttl 與非門，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸...
對CMOS與非閘電路,其多餘輸入端正確的處理方
多餘輸入端通過上拉電阻接閘電路正電源,相當於輸入高電平。或者接地或者上拉電阻接高電平,反正懸空是不行的 對cmos與非閘電路,其多餘輸入端正確的處理方法是 d.因為根據與非門的真值表,只要有一個輸入端為低電平,輸出即為低電平,從而直接影響輸出結果。而接高電平不會,其輸出結果至於敏感的輸入有關。d若接...
這是什麼閘電路符號,閘電路的符號有兩種標準，分別有哪些？
這不是標準閘電路符號吧？應該是一種自定義的，感覺比較像是一種比較判定類的框圖或子電路。閘電路符號 小圓圈表示的是邏輯 非 也是低電壓 0 有效的意思。你圖例所示 1圈 非門，只有輸入 0 低電壓，輸出為 1 否則輸出均為 0 2圈 單與門，只有輸入 1 高電壓，輸出為 1 否則輸出均為 0 分別畫出...