1樓：deity_康小曦去川奈家偷馬桶
1、上拉電阻一般不是很大，從幾k到幾十k不等，最常用的是4.7—10k左右的。
上拉電阻的作用還是要通過對p0口電路分析來確定。p0口輸出級有個鎖存器，一個資料選擇器還有兩個場效電晶體。p0口做io口使用時，控制訊號c直接為0，資料選擇器實際上接的是鎖存器的反相輸出端q-，這時，如果io口實際輸出為0（即q=0，q-=1），下拉場效電晶體導通，外界可以通過場管檢測到低電平。
而如果實際輸出為1，這個場效電晶體是截止的，如果沒有上拉電阻，p0口就沒有辦法知道確切的值，處於一種實際上懸空的狀態。這時如果有個電阻可以幫著接到高電平，則介面可以通過讀這個高電平來代替微控制器實際輸出的高電平。而低電平時，所有的電壓降將全部落到上拉電阻上，對輸出沒有影響。
同時上拉電阻還有提高驅動能力的作用。
2、下拉電阻的作用實際上是吸收電流，有時候介面會有多個狀態，比如高電平、低電平和高阻，甚至還有不確定的狀態，這時候就需要使用下拉電阻，使我們能快速達到我們需要的狀態。
3、拉電流是指io口輸出電流的能力，而灌電流是吸收電流的能力。不管是微控制器還是其他數字器件，它的io口往往使用場效電晶體和三極體得到，而這些管子的電流輸出能力會有個上限，這個就形成了拉電流。也就是電流輸出。
如果輸出過大，那io口就會發熱，超過電晶體的耗散功率後，還有燒燬的危險。灌電流也是類似，如果吸收的電流過多，同樣有燒燬的可能。
4、上拉和下拉是非常重要的概念，在電路設計中用處很大，比如微控制器，從理論上說只要p0口加上拉就可以了，但如果從可靠性角度講，最好所有io口都加上拉電阻（這部分書裡一般都沒有）。
下面貼一片我搜集的關於上拉和下拉的小文章，你可以看看。
上拉電阻：
1、當ttl電路驅動coms電路時,如果ttl電路輸出的高電平低於coms電路的最低高電平（一般為3.5v）,這時就需要在ttl的輸出端接上拉電阻,以提高輸出高電平的值。
2、oc閘電路必須加上拉電阻,才能使用。
3、為加大輸出引腳的驅動能力,有的微控制器管腳上也常使用上拉電阻。
4、在coms晶片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻產生降低輸入阻抗,提供洩荷通路。
5、晶片的管腳加上拉電阻來提高輸出電平,從而提高晶片輸入訊號的噪聲容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。
2、從確保足夠的驅動電流考慮應當足夠小;電阻小,電流大。
3、對於高速電路,過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定,主要需要考慮以下幾個因素：
1． 驅動能力與功耗的平衡。以上拉電阻為例,一般地說,上拉電阻越小,驅動能力越強, 但功耗越大,設計是應注意兩者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為例,當輸出高電平時,開關管斷開,上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同,電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例,當輸出低電平時,開關管導通,上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為例,上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成rc延遲,電阻越大,延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
oc門輸出高電平時是一個高阻態,其上拉電流要由上拉電阻來提供,設輸入端每埠不大於100ua,設輸出口驅動電流約500ua,標準工作電壓是5v,輸入口的高低電平門限為0.8v(低於此值為低電平);2v(高電平門限值)。
選上拉電阻時：
500ua x 8.4k= 4.2即選大於8.
4k時輸出端能下拉至0.8v以下,此為最小阻值,再小就拉不下來了。如果輸出口驅動電流較大,則阻值可減小,保證下拉時能低於0.
8v即可。
當輸出高電平時,忽略管子的漏電流,兩輸入口需200ua
200ua x15k=3v即上拉電阻壓降為3v,輸出口可達到2v,此阻值為最大阻值,再大就拉不到2v了。選10k可用。coms門的可參考74hc系列
設計時管子的漏電流不可忽略,io口實際電流在不同電平下也是不同的,上述僅僅是原理,一句話概括為：輸出高電平時要餵飽後面的輸入口,輸出低電平不要把輸出口喂撐了（否則多餘的電流餵給了級聯的輸入口,高於低電平門限值就不可靠了） 在數位電路中不用的輸入腳都要接固定電平,通過1k電阻接高電平或接地。
1. 電阻作用：
接電組就是為了防止輸入端懸空
減弱外部電流對晶片產生的干擾
保護cmos內的保護二極體,一般電流不大於10ma
上拉和下拉、限流
1. 改變電平的電位,常用在ttl-cmos匹配
2. 在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為oc門提供電流
那要看輸出口驅動的是什麼器件,如果該器件需要高電壓的話,而輸出口的輸出電壓又不夠,就需要加上拉電阻。
如果有上拉電阻那它的埠在預設值為高電平你要控制它必須用低電平才能控制如三態閘電路三極體的集電極,或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之,
尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個微控制器來驅動,必須設定初始狀態.防止直通!
2、定義：
上拉就是將不確定的訊號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
上拉是對器件注入電流,下拉是輸出電流
弱強只是上拉電阻的阻值不同,沒有什麼嚴格區分
對於非集電極（或漏極）開路輸出型電路（如普通閘電路）提升電流和電壓的能力是有限的,上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什麼要使用拉電阻：
一般作單鍵觸發使用時,如果ic本身沒有內接電阻,為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態,必須在ic外部另接一電阻。
數位電路有三種狀態：高電平、低電平、和高阻狀態,有些應用場合不希望出現高阻狀態,可以通過上拉電阻或下拉電阻的方式使處於穩定狀態,具體視設計要求而定！
一般說的是i/o埠,有的可以設定,有的不可以設定,有的是內建,有的是需要外接,i/o埠的輸出類似與一個三極體的c,當c接通過一個電阻和電源連線在一起的時候,該電阻成為上c拉電阻,也就是說,如果該埠正常時為高電平,c通過一個電阻和地連線在一起的時候,該電阻稱為下拉電阻,使該埠平時為低電平,作用嗎：
比如：當一個接有上拉電阻的埠設為輸如狀態時,他的常態就為高電平,用於檢測低電平的輸入。
上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流,下拉電阻是用來吸收電流
2樓：貫麗範小霜
粗糙的畫了個非門的原理圖，像這樣，如果in為低電平的話，沒有上拉電阻就不能輸出高電平了。這個時候不是就把out電壓拉高了。
雖然out帶負載的能力很低……我的理解是上拉就是在埠處於高阻態的時候，讓埠保持高電平
低電平類似……微控制器驅動數碼管的時候由於微控制器一些能提供的電流較小，數碼管不足，這個時候就用上拉電阻來補充一部分電流……
關閉數碼管的時候，微控制器埠為低電平，上拉電阻的電流通過晶片埠接地,所以不會導致數碼管無法關閉。
這應該就是你說的拉電流吧.*****有些說法可能不當或不夠專業，望見諒……
3樓：匿名使用者
對於電子電路的理解，光在字面上咬文嚼字是不好理解的。你上面說了那麼多的情況，那麼多不理解，我覺得和你不瞭解微控制器內部的輸出電路的結構有關。如果你把微控制器的輸出部分的幾個三極體畫在你所不理解的上拉或下拉電路中，可能你所提的問題就都 沒有了。
你就會發現沒有所說的上拉或者下拉電阻，那就不成完整的電路了。因為很多時候輸出端的狀態必須由外加電阻來保證。你要是在設計微控制器應用電路的時候將微控制器的內部的輸入輸出電路都全面地考慮到了，那麼你也會在設計時適當地加入上拉下拉電阻了。
其實這也是設計者所必須瞭解和撐握的。
請求上拉電阻和下拉電阻的理解
4樓：匿名使用者
1:上拉，來
下拉其實是車不多的意思自
a ：在有的三態輸入器件bai裡面。如果du管腳懸空，
zhi就是3態了，但是這個時dao候輸出可能就不是一個確定的狀態了，為了使輸出確定，那麼就人為的把它通過一個電阻接到電源或者是地上，這個時候即使輸入懸空，輸入的狀態也是確定的（上拉是高，下拉是低）。很典型的就是三極體了，npn三極體基級一般有個電阻要麼上拉到電源，要麼下拉到地。
b：同樣，有的電路的輸出是三態的，如oc電路它在輸出高的時候，其實就是高阻態的，（這點量不到電壓）只有通過一個上拉電阻，才能是輸出高的時候為正真的高。
你說的「好像有20k到40k.雖然在微控制器輸出高電平時電流是幾十ua，壓降很小，但是都把電壓拉低了，為什麼還叫上拉電阻呢」沒有明白什麼意思，那裡把電壓拉低了？看看微控制器的輸出口電路結構！
另外你說的「如果p0口沒有外接上拉電阻，就沒有高電平了。」就是我剛才說的oc輸出電路的原因
另外 數位電路的上拉下拉電阻 一般是k 級別 ，幾乎沒有歐姆級別。。
另外，一般稱輸出高電平對外輸出電流為拉電流 也就是對外注入電流
輸出地電平 成為灌電流，
一般來說拉電流教小，灌電流教大，所以在設計電路的時候今天使用低端控制。
5樓：啥都愛弄弄
讓我們讀慢一點，上，停一會，
拉，停一會，電阻，
上是對應於下的，通常我們的電路原專理圖會把地省略屬，即是隻標出高電位（相對於地）通路，這樣，這個上可以理解為高電位，對吧。
拉是個動詞，有拖過來，使其怎麼樣的意思這樣跟箝位是不是可以理解到一起了，箝位就是一種拖到某個電位，使其成為某個電位的意思，對吧。
一些比較電路中有箝位到負電平的，那麼是不是也可以叫上了，所以說這是個相對的東西，誰讓世界都是相對的呢。
上拉電阻在很多地方都要配置，比如說usb介面，等等很多，一個運放，上拉電阻只所以要外接是因為要做到接近運放的理想工作狀態，運放才會更好的工作，這就要求輸入與輸出要匹配，但負載往往是變化著的，如果把上拉電阻與運放固化那麼反而縮小了它的適用範圍，也就沒有微控制器的開發應用之說了，對吧。
請教一下上拉電阻,下拉電阻的實現原理
在數位電路中bai,只有二種狀 du態,要麼是高電zhi平,要麼是dao低電平,在通電初期,這版些輸出狀態是不確 權定的,為了使電路確定狀態,必需使用上拉電阻或下拉電阻,使一個原來不確定電平變高的叫上拉電阻,否則就是下拉電阻,上拉電阻就是從電源上接一隻電阻到這個狀態口上就可以了,就是把高的電壓加到這...
請問貼片電阻上寫200是多大的電阻，電阻功率越大是不是越耐熱？謝謝
200就是20 同種材料是電阻越大越耐熱。前兩位表示有效數字，第三位表示有多少個零，基本單位是 102 1000 1k 1002是1 阻值表示法 前三位表示有效數字，第四位表示有多少個零，基本單位是 1002 10000 10k 貼片電阻阻值誤差精度有 1 2 5 10 精度，常規用的最多的是 1 ...
微控制器驅動mos管需要上拉電阻嗎
微控制器引腳直接驅動mos不安全，正確的做法是微控制器驅動三極體然後驅動mos管，或者直接用專門的晶片比如ir2104。這個驅動mos管的電路為什麼要加上拉電阻r096和下拉電阻r097呢,上拉電阻和下拉電阻取值依據,幫我分析下 40 r96電阻是下拉電阻，目的是沒有訊號時，輸入端於地連線電壓接近零...