怎樣用74LS153設計一位全加器

1樓：不吃魚的僵小魚

用74ls153設計一個一位全加器，方法如下：

1.首先根據全加器真值表，寫出和s、高位進位c1的邏輯函式:s=a⊕b⊕c0；

2.a1、a0作為兩個輸入變數即加數和被加數a、b，d0～d3作為第三個輸入變數即低位進位c0，

1y為全加器的和s，2y為全加器的高位進位c1，於是就可以令資料選擇器的輸入為：

a1=a，a0=b，1do=1d3=c0，1d1=1d2=c0反，2d0=0，2d3=1，2d1=2d2=c0，1q=s1，

2q=c1;

3.根據對應的管腳連線電路。

圖：一位全加器原理圖

2樓：周輝

根據全加器真值表，可寫出和s，高位進位co的邏輯函式。

a1a0作為兩個輸入變數，即加數和被加數a、b，d0～d3為第三個輸入變數，即低位進位ci，1y為全加器的和s，2y全加器的高位進位co，則可令資料選擇器的輸入為：a1=a,a0=b,1do=1d3=ci，1d1=1d2=ci反，2d0=0,2d3=1,2d1=2d2=ci，1q=s1,2q=co;

可以根據管腳所對應的連線電路

如何用雙四選一資料結構選擇器74ls153實現全加器

3樓：無和有

根據全加器真值表，可寫出和s，高位進位co的邏輯函式。

a1a0作為兩個輸入變數，即加數和被加數a、b，d0～d3為第三個輸入變數，即低位進位ci，1y為全加器的和s，2y全加器的高位進位co，則可令資料選擇器的輸入為

a1=a,a0=b,1do=1d3=ci，1d1=1d2=ci反，2d0=0,2d3=1,2d1=2d2=ci，1q=s1,2q=co;

可以根據管腳所對應的連線電路

擴充套件資料：

工作原理是：給a1a0一組訊號比如1 0 那麼就相當於給了他一個2進位制數字2 也就相當於選通了d2這個輸入端，這個時候輸出y 輸出的就是d2的訊號；d2是什麼，y就輸出什麼

輸出表如下：

控制選擇的輸出源

a1 a0 y

0 0 d0

0 1 d1

1 0 d2

1 1 d3

資料選擇器(mux)的邏輯功能是在地址選擇訊號的控制下，從多路資料中選擇一路資料作為輸出訊號

4選1原理圖

如圖1所示的是四選一資料選擇器的原理圖。圖1中的d0、d1、d2、d3是四個資料輸入端，y為輸出端，a1、a0是地址輸入端。從表中可見，利用指定a1a0的**，能夠從d0、d1、d2、d3這四個輸入資料中選出任何一個並送到輸出端。

因此，用資料選擇器可以實現資料的多路分時傳送。

此外，資料選擇器還廣泛用於產生任意一種組合邏輯函式。在圖示電路中，若將y看成是a0、a1及d0、d1、d2、d3的函式，則可寫成

如果把a1、a0視為兩個輸入邏輯變數，同時把d0、d1、d2和d3取為第三個輸入邏輯變數a2的不同狀態(即a2、/a2、1或0)，便可產生所需要的任何一種三變數a2、a1、a0的組合邏輯函式。

可見，利用具有n位地址輸入的資料選擇器可以產生任何一種輸入變數數不大於n +1的組合邏輯函式

4樓：祈之思集之願

1d0=ci 改一下

如何用給定晶片實現組合邏輯電路？分別用74ls138、74ls153實現一個1位二進位制數的全加器 10

5樓：匿名使用者

根據全加器真抄值表，可寫出和襲s，高位進位co的邏輯函

數。 a1a0作為兩個輸入變數，即加數和被加數a、b，d0～d3為第三個輸入變數，即低位進位ci，1y為全加器的和s，2y全加器的高位進位co，則可令資料選擇器的輸入為：a1=a,a0=b,1do=1d3=ci，1d1=1d2=ci反，2d0=0,2d3=1,2d1=2d2=ci，1q=s1,2q=co; 可以根據管腳所對應的連線電路

怎樣用74LS153設計一位全加器

用74LS138譯碼器做片選訊號，用2764做儲存器，（8k 8）B0000 B1FFF，畫出電路

怎樣用diskpart進行分割槽，怎樣用Diskpart進行分割槽

怎樣用matlab進行楔變換,怎樣用matlab進行小波變換

相關推薦