試用3線8線譯碼器74LS138和門路實現三變數多數表決器

2021-05-27 22:48:02 字數 1921 閱讀 6127

1樓:匿名使用者

類似提問,參考連回結答

用一篇3線~8先譯碼器74ls138和基本邏輯電路構成一位全加器電路,畫出電路連線圖

2樓:匿名使用者

全加器真值表:

00000;

00110;01010;01101;10010;10101;11001;11111;

故有si和ci的表示式分別為:

si=a』b』c+a』bc』+ab』c』+abc

ci=a』bc+ab』c+abc』+abc

故74138的連線圖為:

下面的地址輸入端:a2、a1、a0分別接全加器的三個輸入訊號:ai、bi、ci-1;

下面的使能訊號端:s1接高電平"1",s2、s3接低電平"0";

上面的訊號輸出端:

y1、y2、y4、y7接至一個四輸入與非門的四個輸入端,此與非門的輸出端為全加器輸出訊號si端;

y3、y5、y6、y7接至一個四輸入與非門的四個輸入端,此與非門的輸出端為全加器輸出訊號ci端。

3樓:匿名使用者

1,2,4,7是接或門吧

高懸賞!!! 求救數位電路3線-8線譯碼器74ls138的解題步驟和答案,有圖。 最好步驟詳細清

4樓:黑豹

做出 y = abc + a'(b + c ) 的真值表:

a b c y  ls138(y')

0 0 0 0

0 0 1 1      y1'

0 1 0 1      y2'

0 1 1 1      y3'

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 1     y7'

ls138 輸出copy端是bai

低電du平有效:

y' = y1' + y2' + y3' + y7'

低電平有效的或門真值表是與門。

第二題zhi:

f1 = a' b

f2 = ab'

f3 = (a'b + ab')'

= a⊙b                       ;異或非門,即

dao同或門。

電路是數值比較器:

a <b ,f1 = 1  ;

a > b,f2 = 1  ;

a = b ,f3 = 1  。

試用3線——8線譯碼器74ls138和閘電路實現下面多輸出邏輯函式

5樓:榮東吳

把每個式子表示成最小項相加,輸入端就是這些最小項,輸出端就是將這些最小項進行與非運算

用3線-8線譯碼器74hc138和閘電路產生如下多輸出邏輯函式,畫出邏輯電路圖

6樓:匿名使用者

如圖所示:

邏輯電路圖處理大量的約束項,值為1或0的項卻是有限的,提出組合邏輯電路設計的一種新方法。與邏輯表示只有在決定事物結果的全部條件具備時。

結果才發生的因果關係。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現、所有輸出變數為0的組合均不出現,因而可以表示輸出變數為1的這個組合。

組合邏輯電路的分析分以下幾個步驟:

(1)有給定的邏輯電路圖,寫出輸出端的邏輯表示式;

(2)列出真值表;

(3)通過真值表概括出邏輯功能,看原電路是不是最理想,若不是,則對其進行改進。

7樓:匿名使用者

y1=ac=abc+ab'c,對應74ls138的真值表,abc=y7',ab'c=y5'

=y7'+y5'

= [y7y5]'

用3線 8線譯碼器74HC138和閘電路產生如下多輸出邏輯函

如圖所示 邏輯電路圖處理大量的約束項,值為1或0的項卻是有限的,提出組合邏輯電路設計的一種新方法。與邏輯表示只有在決定事物結果的全部條件具備時。結果才發生的因果關係。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現 所有輸出變數為0的組合均不出現,因而可以表示輸出變數為1的這個組合...

8線 3線普通編碼器的工作原理,如何用4片8線 3線優先編碼器74LS148組成32線 5線優先編碼器

增量式編碼器是將位移轉換成週期性的電訊號,再把這個電訊號轉變成計數脈衝,用脈衝的個數表示位移的大小。絕對式編碼器的每一個位置對應一個確定的數字碼,因此它的示值只與測量的起始和終止位置有關,而與測量的中間過程無關。編譯為對應位的二進位制,如輸入00000001中d0位 從右向左0開始計位 位高電平,輸...

北京地鐵7號線怎麼換成8號線,北京地鐵7號線能轉8號線嗎?在哪轉

路線一 磁器口換5號線到東四換6號線,到南鑼鼓巷就可以換8號線。路線二 北京西站換9號線到白石橋南,換6號線到南鑼鼓巷。路線三 菜市口換4號線到平安裡,換6號線到南鑼鼓巷。北京地鐵7號線能轉8號線嗎?在哪轉 20 不知道尼要從哪到哪,做地鐵未必方便,現在估計上地鐵都費勁,北京車多人劑 北京地鐵從一號...