1樓：ever非你不愛
同步電路：儲存電路中所有觸發器時鐘輸入接同一個時鐘源，所有觸發器的狀態的變化與所加的時鐘脈衝訊號同步。
非同步電路：電路無統一時鐘，觸發器的時鐘輸入與時鐘脈衝源相連，狀態變化與時鐘同步，其他觸發器狀態變化不同步
同步電路是什麼意思，什麼叫同步電路。麻煩說詳細一點，謝謝大家
2樓：匿名使用者
什麼是同步邏輯和異
步邏輯,同步電路和非同步電路的區別是什麼？
同步邏輯是時鐘之間有固定的因果關係。非同步邏輯是各時鐘之間沒有固定的因果關係。
電路設計可分類為同步電路和非同步電路設計。
同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的「開始」和「完成」訊號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，**發表數以倍增，而intel pentium 4處理器設計，也開始採用非同步電路設計。
非同步電路主要是組合邏輯電路，用於產生地址譯碼器、fifo或ram的讀寫控制訊號脈衝，其邏輯輸出與任何時鐘訊號都沒有關係，譯碼輸出產生的毛刺通常是可以監控的。同步電路是由時序電路(暫存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同一個時鐘clk，而所有的狀態變化都是在時鐘的上升沿(或下降沿)完成的。
非同步電路重要是組合邏輯電路，用於產生天址譯碼器、fifo或ram的讀寫節制訊號脈衝，但它同時也用在時序電路中，彼時它出有統一的時鐘，狀態變化的時辰是不穩定的，通常輸入訊號只在電路處於波動狀態時才發作變化。也就是說一個時辰容許一個輸入產生變化，以防止輸入訊號之間形成的競讓冒險。電路的穩定需求有可靠的建立時間和持時間，待上面引見。
同步電路是由時序電路(暫存器和各種觸發器)和組合邏輯電路形成的電路，其一切操作都是在嚴厲的時鐘掌握下完成的。這些時序電路同享統一個時鐘clk，而一切的狀態變化都是在時鐘的上升沿(或降落沿)完成的。比如d觸發器，當上升延到來時，暫存器把d端的電平傳到q輸出端。
3樓：鐵血凡人
同步電路是由時序電路(暫存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同一個時鐘clk，而所有的狀態變化都是在時鐘的上升沿(或下降沿)完成的。比如d觸發器，當上升延到來時，暫存器把d端的電平傳到q輸出端。
4樓：匿名使用者
《同步電路設計技術及規則>
一 同步設計得優越性:
1.同步電路比較容易使用暫存器的非同步復位/置位端，以使整個電路有一個確定的初始狀態；
2.在可程式設計邏輯器件中，使用同步電路可以避免器件受溫度，電壓，工藝的影響，易於消除電路的毛刺，使設計更可靠，單板更穩定；
3.同步電路可以很容易地組織流水線，提高晶片的執行速度，設計容易實現；
4.同步電路可以很好地利用先進的設計工具，如靜態時序分析工具等，為設計者提供最大便利條件，便於電路錯誤分析，加快設計進度。
二 同步設計得規則:
1.儘可能在整個設計中只使用一個主時鐘和同一個時鐘沿，主時鐘走全域性時鐘網路。
2.在fpga設計中，推薦所有輸入、輸出訊號均應通過暫存器寄存，暫存器介面當作非同步介面考慮。
3.當全部電路不能用同步電路思想設計時，即需要多個時鐘來實現，則可以將全部電路分成若干區域性同步電路（儘量以同一個時鐘為一個模組），區域性同步電路之間介面當作非同步介面考慮。
4.當必須採用多個時鐘設計時，每個時鐘訊號的時鐘偏差（△t）要嚴格控制。
5.電路的實際最高工作頻率不應大於理論最高工作頻率，留有設計餘量，保證晶片可靠工作。
6.電路中所有暫存器、狀態機在單板上電覆位時應處在一個已知的狀態。
三 非同步設計中常見問題及其解決方法
非同步電路設計主要體現在時鐘的使用上，如使用組合邏輯時鐘、級連時鐘和多時鐘網路；另外還有采用非同步置位、復位、自清零、自復位等。這些非同步電路的大量存在，一是增加設計難度，二是在出現錯誤時，電路分析比較困難，有時會嚴重影響設計進度。很多非同步設計都可以轉化為同步設計，對於可以轉化的邏輯必須轉化，不能轉化的邏輯，應將非同步的部分減到最小，而其前後級仍然應該採用同步設計。
1.組合邏輯產生的時鐘
2.行波計數器/行波時鐘
4.不規則的計數器
5.分頻器
6.多時鐘的同步化
7.rs觸發器
8.上升沿檢測
9.下降沿檢測
10.上升/下降沿檢測
11.對計數器的譯碼
對計數器譯碼，可能由於競爭冒險產生毛刺。如果後級採用了同步電路，我們完全可以對此不予理會。如果對毛刺要求較高，推薦採用gray編碼(pld)或one-hot編碼(fpga)的計數器，一般不要採用二進位制碼.
12.門控時鐘
13.鎖存器
14 多級時鐘或多時鐘網路
四 不建議使用的電路
1 不建議使用組合邏輯時鐘或門控時鐘
組合邏輯很容易產生毛刺，用組合邏輯的輸出作為時鐘很容易使系統產生誤動作。
2 不建議使用行波時鐘
3 儘量避免採用多個時鐘，多使用觸發器的使能端來解決。
4 觸發器的置/復位端儘量避免出現毛刺，及自我復位電路等，最好只用一個全域性復位訊號。
5 電路中儘量避免「死迴圈」電路，如rs觸發器等。
6 禁止時鐘在不同可程式設計器件中級連，儘量降低時鐘到各個器件時鐘偏差值。
五 set和reset訊號處理
在設計時應儘量保證有一全域性復位訊號，或保證觸發器、計數器在使用前已經正確清零和狀態機處於確知的狀態。
暫存器的清除和置位訊號，對競爭條件和冒險也非常敏感。在設計時，應儘量直接從器件的專用引腳驅動。另外，要考慮到有些器件上電時，觸發器處於一種不確定的狀態，系統設計時應加入全域性復位/reset。
這樣主復位引腳就可以給設計中的每一個觸發器饋送清除或置位訊號，保證系統處於一個確定的初始狀態。需要注意的一點是：不要對暫存器的置位和清除端同時施加不同訊號產生的控制，因為如果出現兩個訊號同時有效的意外情況，會使暫存器進入不定狀態。
六 時延電路處理
時延電路是指在可程式設計器件的設計中，為了能夠滿足電路之間時序配合的要求，利用可程式設計器件的內部資源而進行時序調整，
1 應儘量避免時延電路，絕大多數時延電路是由設計者在設計之初考慮不完善造成的。
2 若實在無法，則儘量採用高頻電路，對所需訊號加觸發器進行延時。該延時只跟時脈頻率和觸發器個數有關，而與工藝基本無關。避免利用線延時或者若干串聯 buffer 電路
七 全域性訊號處理
全域性訊號處理的原則是：時鐘訊號、非同步清零、置位訊號上不允許存在毛刺；不允許非同步清零、置位訊號同時有效。
在下述幾種情況下，時鐘訊號、非同步清零、置位訊號上可能會有毛刺：
（1） 時鐘訊號、非同步清零、置位訊號為組合邏輯輸出
由於組合邏輯是電平敏感的，比較容易產生毛刺，而組合邏輯的細小毛刺一旦經過時序電路則其對電路的影響則會放大。因此在設計中對時鐘訊號、非同步清零、置位訊號這些對時序電路來講非常重要的訊號應儘量採用同步電路，而對於非用組合邏輯不行的地方則必須用卡諾圖嚴格的分析時序電路，確定徹底消除競爭與冒險後才可引入到時序電路中使用。
對組合電路產生的時鐘訊號的處理：
情況1：同一個時鐘源，通過組合邏輯控制它的通斷
5樓：匿名使用者
就是多個模組共用一個時鐘訊號，當時鍾發生跳變時，多個模組同時執行一次。
舉個例子說，當多個觸發器共用一個 時鐘，當時鍾發生跳變時，每個觸發器就同時執行一次。
6樓：匿名使用者
這個文章裡面有詳細地介紹：
7樓：匿名使用者
就是一個開關控制多個電路
同步訊號有什麼作用 是什麼意思？
8樓：幻精靈家族
同步訊號是指在同一載體內同時發出的多個訊號源，使接收者能收到更多或更好的資訊。同步訊號應包含行同步訊號、場同步訊號和色同步訊號（彩色負載波）三種。
9樓：迷糊瓦匠
簡單來說就是同頻同相的訊號，倆個訊號使用一個時鐘源，其相位關係保持不變
10樓：匿名使用者
同步訊號可以實現兩中裝置或者兩種晶片採用一個時鐘無延時的同步進行!
按鈕的脈衝訊號和PLC的脈衝訊號有何區別
試試用時間繼電器來模擬plc脈衝訊號 要看用手動或其他簡單裝置所產生的脈衝訊號的引數，是否滿足接收裝置的要求。這些 專引數包括 頻率 脈屬衝寬度 或佔空比 脈衝數量等指標。比如說，某裝置需要一連串脈衝訊號，脈衝寬度為50ms，並且還與其他訊號之間有一定的時序關聯，這時手動按鈕就無法滿足要求了。補充 ...
手機裡的電子郵件和同步電子郵件有什麼不同
建議不要用手機裡的電子郵件，因為手機郵箱的接入點只能是cmnet，而cmnet產生的流量比較貴，而且不包括在gprs 裡 手機郵箱中 同步此帳戶中的電子郵件 什麼意思？就是你這個賬戶中有新郵件 未讀 已讀 刪除等操作時，手機和你pc賬戶是同步的 將手bai機郵箱中 的郵件內容du與郵箱伺服器內容同z...
小學一年級的語文和同步閱讀有必要幾乎每一課要背誦嗎
我覺得應該有的必須背誦，有的lj東西就不要背誦了，你們老師真是的bt啊 課本上是不會要求全部背誦的.如果說是要全背的話,那樣應該是老師的意思,不過這樣從小開始訓練記憶能力也是很好的,不然以後初中高中那些課文就沒有辦法背了 不用 每課後面寫了的 少數要背 你不喜歡背書就到教育局告 做不到就到校長那告 ...